ATSAMC21G17A-MZTVAO mikrochip
Tilgængelig
ATSAMC21G17A-MZTVAO mikrochip
Driftsforhold • 2,7 V – 5,5 V, -40 °C til +125 °C, DC til 48 MHz kerne • ARM® Cortex-M0®+ CPU, der kører ved op til 48 MHz – Hardwaremultiplikator med en enkelt cyklus – Micro Trace Buffer – MPU-hukommelser (Memory Protection Unit) • 32/64/128/256 KB selvprogrammerbar flash i systemet • 1/2/4/8 KB uafhængig selvprogrammerbar flash til EEPROM-emulering • 4/8/16/32 KB SRAM-hovedhukommelsessystem • Power-on Reset (POR) og Brown-out Detection (BOD) • Interne og eksterne clock-muligheder med 48 MHz til 96 MHz Fractional Digital Phase Locked Loop (FDPLL96M) • Ekstern afbrydelsescontroller (EIC) (Afbrydelse af afbrydelsesben er kun tilgængelig i SAM C21N) • 16 eksterne afbrydelser – Hardware-afvisning (kun på 100-bens TQFP) • En ikke-maskerbar afbrydelse • To-benet SWD-programmering, test og fejlfindingsgrænseflade (Serial Wire Debug) Lavenergibesparende tilstand • Inaktiv og standby-dvaletilstand • SleepWalking-periferiudstyr • Hardware Divide og Square Root Accelerator (DIVAS) • 12-kanals Direct Memory Access Controller (DMAC) • 12-kanals hændelsessystem • Op til otte 16-bit timer/tællere (TC), der kan konfigureres som en af dem (se Bemærk): Bemærk: Maksimum og minimum optagelse er kun tilgængelig i SAM C21N-enheder. – En 16-bit TC med sammenlignings-/optagelseskanaler – En 8-bit TC med sammenlignings-/optagelseskanaler
– En 32-bit TC med sammenlignings-/optagelseskanaler ved hjælp af to TC'er • To 24-bit timer/tællere og en 16-bit timer/tæller til kontrol (TCC), med udvidede funktioner: – Op til fire sammenligningskanaler med valgfri komplementær udgang – Generering af synkroniseret pulsbreddemodulation (PWM) mønster på tværs af portben – Deterministisk fejlbeskyttelse, hurtigt henfald og konfigurerbar dødtid mellem komplementær udgang – Dithering, der øger opløsningen med op til 5 bit og reducerer kvantiseringsfejl • Frekvensmåler (Divisionsreferenceuret er kun tilgængeligt i SAM C21N) • 32-bit realtidstæller (RTC) med ur/kalenderfunktion • Watchdog Timer (WDT) • CRC-32-generator • Op til to CAN-grænseflader (Controller Area Network): – CAN 2.0A/B og CAN-FD (ISO 11898-1:2015) • Hver CAN-grænseflade har to valgbare benplaceringer til at skifte mellem to eksterne CAN-transceivere (uden behov for en ekstern switch) • Op til otte serielle kommunikationsgrænseflader (SERCOM), hver konfigurerbar til at fungere som enten: – USART med fuld-duplex og enkeltleder halv-dupleks-konfiguration – I2C op til 3,4 MHz (undtagen SERCOM6 og SERCOM7) – SPI – LIN master/slave – RS-485 – PMBus • En konfigurerbar brugerdefineret logik (CCL) • Op til to 12-bit, 1 Msps Analog-to-Digital Converter (ADC) med op til 12 kanaler hver (20 unikke kanaler) – Differentiel og single-ended input – Automatisk offset og gain error kompensation – Oversampling og decimering i hardware til understøttelse af 13-, 14-, 15- eller 16-bit opløsning • En 16-bit Sigma-Delta Analog-til-Digital Converter (SDADC) med op til 3 differentialkanaler • 10-bit, 350 ksps Digital-til-analog konverter (DAC) • Op til fire analoge komparatorer (AC) med Window Compare funktion • Integreret temperatursensor • Peripheral Touch Controller (PTC) – 256-kanals kapacitiv berørings- og nærhedsfølende I/O • Op til 84 programmerbare I/O-ben Kvalifikation • AEC-Q100 Grade 1 (-40 °C til 125 °C) Pakker • 100-benet TQFP • 64-benet TQFP, VQFN • 56-benet WLCSP
• 48-benet TQFP, VQFN • 32-benet TQFP, VQFN Generelt • Drop in-kompatibel med SAM D20 og SAM D21 (se note)
Driftsforhold • 2,7 V – 5,5 V, -40 °C til +125 °C, DC til 48 MHz kerne • ARM® Cortex-M0®+ CPU, der kører ved op til 48 MHz – Hardwaremultiplikator med en enkelt cyklus – Micro Trace Buffer – MPU-hukommelser (Memory Protection Unit) • 32/64/128/256 KB selvprogrammerbar flash i systemet • 1/2/4/8 KB uafhængig selvprogrammerbar flash til EEPROM-emulering • 4/8/16/32 KB SRAM-hovedhukommelsessystem • Power-on Reset (POR) og Brown-out Detection (BOD) • Interne og eksterne clock-muligheder med 48 MHz til 96 MHz Fractional Digital Phase Locked Loop (FDPLL96M) • Ekstern afbrydelsescontroller (EIC) (Afbrydelse af afbrydelsesben er kun tilgængelig i SAM C21N) • 16 eksterne afbrydelser – Hardware-afvisning (kun på 100-bens TQFP) • En ikke-maskerbar afbrydelse • To-benet SWD-programmering, test og fejlfindingsgrænseflade (Serial Wire Debug) Lavenergibesparende tilstand • Inaktiv og standby-dvaletilstand • SleepWalking-periferiudstyr • Hardware Divide og Square Root Accelerator (DIVAS) • 12-kanals Direct Memory Access Controller (DMAC) • 12-kanals hændelsessystem • Op til otte 16-bit timer/tællere (TC), der kan konfigureres som en af dem (se Bemærk): Bemærk: Maksimum og minimum optagelse er kun tilgængelig i SAM C21N-enheder. – En 16-bit TC med sammenlignings-/optagelseskanaler – En 8-bit TC med sammenlignings-/optagelseskanaler
– En 32-bit TC med sammenlignings-/optagelseskanaler ved hjælp af to TC'er • To 24-bit timer/tællere og en 16-bit timer/tæller til kontrol (TCC), med udvidede funktioner: – Op til fire sammenligningskanaler med valgfri komplementær udgang – Generering af synkroniseret pulsbreddemodulation (PWM) mønster på tværs af portben – Deterministisk fejlbeskyttelse, hurtigt henfald og konfigurerbar dødtid mellem komplementær udgang – Dithering, der øger opløsningen med op til 5 bit og reducerer kvantiseringsfejl • Frekvensmåler (Divisionsreferenceuret er kun tilgængeligt i SAM C21N) • 32-bit realtidstæller (RTC) med ur/kalenderfunktion • Watchdog Timer (WDT) • CRC-32-generator • Op til to CAN-grænseflader (Controller Area Network): – CAN 2.0A/B og CAN-FD (ISO 11898-1:2015) • Hver CAN-grænseflade har to valgbare benplaceringer til at skifte mellem to eksterne CAN-transceivere (uden behov for en ekstern switch) • Op til otte serielle kommunikationsgrænseflader (SERCOM), hver konfigurerbar til at fungere som enten: – USART med fuld-duplex og enkeltleder halv-dupleks-konfiguration – I2C op til 3,4 MHz (undtagen SERCOM6 og SERCOM7) – SPI – LIN master/slave – RS-485 – PMBus • En konfigurerbar brugerdefineret logik (CCL) • Op til to 12-bit, 1 Msps Analog-to-Digital Converter (ADC) med op til 12 kanaler hver (20 unikke kanaler) – Differentiel og single-ended input – Automatisk offset og gain error kompensation – Oversampling og decimering i hardware til understøttelse af 13-, 14-, 15- eller 16-bit opløsning • En 16-bit Sigma-Delta Analog-til-Digital Converter (SDADC) med op til 3 differentialkanaler • 10-bit, 350 ksps Digital-til-analog konverter (DAC) • Op til fire analoge komparatorer (AC) med Window Compare funktion • Integreret temperatursensor • Peripheral Touch Controller (PTC) – 256-kanals kapacitiv berørings- og nærhedsfølende I/O • Op til 84 programmerbare I/O-ben Kvalifikation • AEC-Q100 Grade 1 (-40 °C til 125 °C) Pakker • 100-benet TQFP • 64-benet TQFP, VQFN • 56-benet WLCSP
• 48-benet TQFP, VQFN • 32-benet TQFP, VQFN Generelt • Drop in-kompatibel med SAM D20 og SAM D21 (se note)
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
