MCIMX6QP6AVT1AB NXP
Tilgængelig
MCIMX6QP6AVT1AB NXP
• Arm Cortex-A9 MPCore 4xCPU-processor (med TrustZone®) • Kernekonfigurationen er symmetrisk, hvor hver kerne indeholder: — 32 KByte L1 Instruction Cache — 32 KByte L1 Data Cache
— Privat timer og vagthund — Cortex-A9 NEON MPE (Media Processing Engine) co-processor Arm Cortex-A9 MPCore-komplekset omfatter: • General Interrupt Controller (GIC) med 128 interrupt-understøttelse • Global Timer • Snoop Control Unit (SCU) • 1 MB samlet I/D L2-cache, delt af to/fire kerner • To Master AXI (64-bit) bus-interfaces output fra L2-cache • Frekvens af kernen (inklusive Neon og L1 cache) i henhold til tabel 6. • NEON MPE-coprocessor — SIMD Media Processing Architecture — NEON-registerfil med 32x64-bit registre til generelle formål — NEON Integer execute pipeline (ALU, Shift, MAC) — NEON dual, single-precision floating point execution pipeline (FADD, FMUL) — NEON load/store og permute pipeline Hukommelsessystemet på SoC-niveau består af følgende ekstra komponenter: • Boot ROM, inklusive HAB (96 KB) • Intern multimedie/delt, hurtig adgang RAM (OCRAM, 512 KB) • Sikker/ikke-sikker RAM (16 KB) • Eksterne hukommelsesgrænseflader: — 16-bit, 32-bit og 64-bit DDR3-1066, DDR3L-1066 og 1/2 LPDDR2-800-kanaler, der understøtter DDR-interfolieringstilstand, til dual x32 LPDDR2 — 8-bit NAND-Flash, herunder understøttelse af Raw MLC/SLC, 2 KB, 4 KB og 8 KB sidestørrelse, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ og andre. BCH ECC op til 40 bit. — 16/32-bit NOR Flash. Alle EIMv2-ben er muxet på andre grænseflader. — 16/32-bit PSRAM, Cellular RAM Hver i.MX 6DualPlus/6QuadPlus-processor muliggør følgende grænseflader til eksterne enheder (nogle af dem er muxede og ikke tilgængelige samtidigt): • Harddiske – SATA II, 3,0 Gbps • Skærme – I alt fem tilgængelige grænseflader. Den samlede rå pixelhastighed for alle grænseflader er op til 450 Mpixels/sek., 24 bpp. Op til fire grænseflader kan være aktive parallelt. — En parallel 24-bit skærmport, op til 225 Mpixel/sek. (f.eks. WUXGA ved 60 Hz eller dobbelt HD1080 og WXGA ved 60 Hz) — LVDS serielle porte — En port på op til 170 Mpixel/sek. (f.eks. WUXGA ved 60 Hz) eller to porte på op til 85 MP/sek. hver — HDMI 1.4-port — MIPI/DSI, to baner ved 1 Gbps
— Parallel kameraport (op til 20 bit og op til 240 MHz peak) — MIPI CSI-2 seriel kameraport, der understøtter op til 1000 Mbps/bane i 1/2/3-bane tilstand og op til 800 Mbps/bane i 4-bane tilstand. CSI-2 Receiver-kernen kan styre en urbane og op til fire databaner. Hver i.MX 6DualPlus/6QuadPlus-processor har fire baner. • Udvidelseskort: — Fire MMC/SD/SDIO-kortporte, der alle understøtter: – 1-bit eller 4-bit overførselstilstandsspecifikationer for SD- og SDIO-kort op til UHS-I SDR-104-tilstand (104 MB/s maks.) – 1-bit, 4-bit eller 8-bit overførselstilstandsspecifikationer for MMC-kort op til 52 MHz i både SDR- og DDR-tilstande (maks. 104 MB/s) • USB: — En High Speed (HS) USB 2.0 OTG (op til 480 Mbps), med integreret HS USB PHY — Tre USB 2.0 (480 Mbps) værter: – En HS-vært med integreret High Speed PHY – To HS-værter med integreret High Speed Inter-Chip (HS-IC) USB PHY • Udvidelse PCI Express-port (PCIe) v2.0 en bane — PCI Express (Gen 2.0) dual mode kompleks, understøttelse af Root komplekse operationer og Endpoint-operationer. Bruger x1 PHY-konfiguration. • Diverse IP'er og grænseflader: — SSI-blok, der er i stand til at understøtte lydsampfrekvenser op til 192 kHz stereoindgange og -udgange med I2 S-tilstand — ESAI er i stand til at understøtte lydsamplingsfrekvenser op til 260 kHz i I2S-tilstand med 7.1 multikanaludgange — Fem UART'er, op til 5,0 Mbps hver: – Giver RS232-interface – Understøtter 9-bit RS485 multidrop-tilstand – En af de fem UART'er (UART1) understøtter 8-leder, mens de andre fire understøtter 4- tråd. Dette skyldes SoC IOMUX-begrænsningen, fordi alle UART-IP'er er identiske. — Fem eCSPI (Enhanced CSPI) — Tre I2C, der understøtter 400 kbps — Gigabit Ethernet-controller (IEEE1588-kompatibel), 10/100/10001 Mbps — Fire pulsbreddemodulatorer (PWM) — System JTAG Controller (SJC) — GPIO med afbrydelsesfunktioner — 8x8 tastaturport (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx og Tx — Two Controller Area Network (FlexCAN), 1 Mbps hver
— To Watchdog-timere (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) giver grænseflade til de fleste netværk (150 Mbps) i.MX 6DualPlus/6QuadPlus-processorerne integrerer avanceret strømstyringsenhed og controllere: • Leverer PMU, herunder LDO-forsyninger, til ressourcer på chippen • Brug temperatursensor til overvågning af matricetemperaturen • Understøtter DVFS-teknikker til lavstrømstilstande • Brug Software State Retention og Power Gating til Arm og MPE • Understøtter forskellige niveauer af systemstrømtilstande • Brug De i.MX 6DualPlus/6QuadPlus-processorer bruger dedikerede hardwareacceleratorer til at opfylde den ønskede multimedieydelse. Brugen af hardwareacceleratorer er en nøglefaktor for at opnå høj ydeevne ved lave strømforbrugstal, samtidig med at CPU-kernen er relativt fri til at udføre andre opgaver. i.MX 6DualPlus/6QuadPlus-processorerne indeholder følgende hardwareacceleratorer: • VPU – videobehandlingsenhed • IPUv3H – billedbehandlingsenhed version 3H (2 IPU'er) • GPU3Dv6 – 3D Graphics Processing Unit (OpenGL ES 3.0) version 6 • GPU2Dv3 – BitBlt (2D Graphics Processing Unit) version 3 • GPUVG – OpenVG 1.1 grafikprocessor • 4 x PRG – Forudhent og forløs motor • 2 x PRG – Prefetch and Resolve Gasket • ASRC – Asynchronous Sample Rate Converter Sikkerhedsfunktioner aktiveres og accelereres af følgende hardware: • Arm TrustZone, herunder TZ-arkitekturen (adskillelse af afbrydelser, hukommelseskortlægning osv.) • SJC – System JTAG Controller. Beskyttelse af JTAG mod fejlretningsportangreb ved at regulere eller blokere adgangen til systemets fejlfindingsfunktioner. • CAAM – Cryptographic Acceleration and Assurance Module, der indeholder 16 KB sikker RAM og True and Pseudo Random Number Generator (NIST-certificeret) • SNVS – Sikker ikke-flygtig lagring, herunder Secure Real Time Clock • CSU – Central Security Unit. Forbedring af IC-identifikationsmodulet (IIM). Vil blive konfigureret under opstart og af eFUSE'er og vil bestemme sikkerhedsniveauets driftstilstand samt TZ-politikken. • A-HAB – Advanced High Assurance Boot – HABv4 med de nye integrerede forbedringer: SHA-256, 2048-bit RSA-nøgle, versionskontrolmekanisme, varm opstart, CSU og TZ-initialisering
• Arm Cortex-A9 MPCore 4xCPU-processor (med TrustZone®) • Kernekonfigurationen er symmetrisk, hvor hver kerne indeholder: — 32 KByte L1 Instruction Cache — 32 KByte L1 Data Cache
— Privat timer og vagthund — Cortex-A9 NEON MPE (Media Processing Engine) co-processor Arm Cortex-A9 MPCore-komplekset omfatter: • General Interrupt Controller (GIC) med 128 interrupt-understøttelse • Global Timer • Snoop Control Unit (SCU) • 1 MB samlet I/D L2-cache, delt af to/fire kerner • To Master AXI (64-bit) bus-interfaces output fra L2-cache • Frekvens af kernen (inklusive Neon og L1 cache) i henhold til tabel 6. • NEON MPE-coprocessor — SIMD Media Processing Architecture — NEON-registerfil med 32x64-bit registre til generelle formål — NEON Integer execute pipeline (ALU, Shift, MAC) — NEON dual, single-precision floating point execution pipeline (FADD, FMUL) — NEON load/store og permute pipeline Hukommelsessystemet på SoC-niveau består af følgende ekstra komponenter: • Boot ROM, inklusive HAB (96 KB) • Intern multimedie/delt, hurtig adgang RAM (OCRAM, 512 KB) • Sikker/ikke-sikker RAM (16 KB) • Eksterne hukommelsesgrænseflader: — 16-bit, 32-bit og 64-bit DDR3-1066, DDR3L-1066 og 1/2 LPDDR2-800-kanaler, der understøtter DDR-interfolieringstilstand, til dual x32 LPDDR2 — 8-bit NAND-Flash, herunder understøttelse af Raw MLC/SLC, 2 KB, 4 KB og 8 KB sidestørrelse, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ og andre. BCH ECC op til 40 bit. — 16/32-bit NOR Flash. Alle EIMv2-ben er muxet på andre grænseflader. — 16/32-bit PSRAM, Cellular RAM Hver i.MX 6DualPlus/6QuadPlus-processor muliggør følgende grænseflader til eksterne enheder (nogle af dem er muxede og ikke tilgængelige samtidigt): • Harddiske – SATA II, 3,0 Gbps • Skærme – I alt fem tilgængelige grænseflader. Den samlede rå pixelhastighed for alle grænseflader er op til 450 Mpixels/sek., 24 bpp. Op til fire grænseflader kan være aktive parallelt. — En parallel 24-bit skærmport, op til 225 Mpixel/sek. (f.eks. WUXGA ved 60 Hz eller dobbelt HD1080 og WXGA ved 60 Hz) — LVDS serielle porte — En port på op til 170 Mpixel/sek. (f.eks. WUXGA ved 60 Hz) eller to porte på op til 85 MP/sek. hver — HDMI 1.4-port — MIPI/DSI, to baner ved 1 Gbps
— Parallel kameraport (op til 20 bit og op til 240 MHz peak) — MIPI CSI-2 seriel kameraport, der understøtter op til 1000 Mbps/bane i 1/2/3-bane tilstand og op til 800 Mbps/bane i 4-bane tilstand. CSI-2 Receiver-kernen kan styre en urbane og op til fire databaner. Hver i.MX 6DualPlus/6QuadPlus-processor har fire baner. • Udvidelseskort: — Fire MMC/SD/SDIO-kortporte, der alle understøtter: – 1-bit eller 4-bit overførselstilstandsspecifikationer for SD- og SDIO-kort op til UHS-I SDR-104-tilstand (104 MB/s maks.) – 1-bit, 4-bit eller 8-bit overførselstilstandsspecifikationer for MMC-kort op til 52 MHz i både SDR- og DDR-tilstande (maks. 104 MB/s) • USB: — En High Speed (HS) USB 2.0 OTG (op til 480 Mbps), med integreret HS USB PHY — Tre USB 2.0 (480 Mbps) værter: – En HS-vært med integreret High Speed PHY – To HS-værter med integreret High Speed Inter-Chip (HS-IC) USB PHY • Udvidelse PCI Express-port (PCIe) v2.0 en bane — PCI Express (Gen 2.0) dual mode kompleks, understøttelse af Root komplekse operationer og Endpoint-operationer. Bruger x1 PHY-konfiguration. • Diverse IP'er og grænseflader: — SSI-blok, der er i stand til at understøtte lydsampfrekvenser op til 192 kHz stereoindgange og -udgange med I2 S-tilstand — ESAI er i stand til at understøtte lydsamplingsfrekvenser op til 260 kHz i I2S-tilstand med 7.1 multikanaludgange — Fem UART'er, op til 5,0 Mbps hver: – Giver RS232-interface – Understøtter 9-bit RS485 multidrop-tilstand – En af de fem UART'er (UART1) understøtter 8-leder, mens de andre fire understøtter 4- tråd. Dette skyldes SoC IOMUX-begrænsningen, fordi alle UART-IP'er er identiske. — Fem eCSPI (Enhanced CSPI) — Tre I2C, der understøtter 400 kbps — Gigabit Ethernet-controller (IEEE1588-kompatibel), 10/100/10001 Mbps — Fire pulsbreddemodulatorer (PWM) — System JTAG Controller (SJC) — GPIO med afbrydelsesfunktioner — 8x8 tastaturport (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx og Tx — Two Controller Area Network (FlexCAN), 1 Mbps hver
— To Watchdog-timere (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) giver grænseflade til de fleste netværk (150 Mbps) i.MX 6DualPlus/6QuadPlus-processorerne integrerer avanceret strømstyringsenhed og controllere: • Leverer PMU, herunder LDO-forsyninger, til ressourcer på chippen • Brug temperatursensor til overvågning af matricetemperaturen • Understøtter DVFS-teknikker til lavstrømstilstande • Brug Software State Retention og Power Gating til Arm og MPE • Understøtter forskellige niveauer af systemstrømtilstande • Brug De i.MX 6DualPlus/6QuadPlus-processorer bruger dedikerede hardwareacceleratorer til at opfylde den ønskede multimedieydelse. Brugen af hardwareacceleratorer er en nøglefaktor for at opnå høj ydeevne ved lave strømforbrugstal, samtidig med at CPU-kernen er relativt fri til at udføre andre opgaver. i.MX 6DualPlus/6QuadPlus-processorerne indeholder følgende hardwareacceleratorer: • VPU – videobehandlingsenhed • IPUv3H – billedbehandlingsenhed version 3H (2 IPU'er) • GPU3Dv6 – 3D Graphics Processing Unit (OpenGL ES 3.0) version 6 • GPU2Dv3 – BitBlt (2D Graphics Processing Unit) version 3 • GPUVG – OpenVG 1.1 grafikprocessor • 4 x PRG – Forudhent og forløs motor • 2 x PRG – Prefetch and Resolve Gasket • ASRC – Asynchronous Sample Rate Converter Sikkerhedsfunktioner aktiveres og accelereres af følgende hardware: • Arm TrustZone, herunder TZ-arkitekturen (adskillelse af afbrydelser, hukommelseskortlægning osv.) • SJC – System JTAG Controller. Beskyttelse af JTAG mod fejlretningsportangreb ved at regulere eller blokere adgangen til systemets fejlfindingsfunktioner. • CAAM – Cryptographic Acceleration and Assurance Module, der indeholder 16 KB sikker RAM og True and Pseudo Random Number Generator (NIST-certificeret) • SNVS – Sikker ikke-flygtig lagring, herunder Secure Real Time Clock • CSU – Central Security Unit. Forbedring af IC-identifikationsmodulet (IIM). Vil blive konfigureret under opstart og af eFUSE'er og vil bestemme sikkerhedsniveauets driftstilstand samt TZ-politikken. • A-HAB – Advanced High Assurance Boot – HABv4 med de nye integrerede forbedringer: SHA-256, 2048-bit RSA-nøgle, versionskontrolmekanisme, varm opstart, CSU og TZ-initialisering
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
