S912XET256W1MAG NXP
Tilgængelig
S912XET256W1MAG NXP
• 16-bit CPU12X — Opadkompatibel med MC9S12-instruktionssæt med undtagelse af fem Fuzzy-instruktioner (MEM, WAV, WAVR, REV, REVW), som er blevet fjernet — Forbedret indekseret adressering — Adgang til store datasegmenter uafhængigt af PPAGE • INT (interrupt-modul) — Otte niveauer af indlejrede interrupts — Fleksibel tildeling af interrupt-kilder til hvert interrupt-niveau. — Ekstern ikke-maskerbar højprioritetsafbrydelse (XIRQ) — Intern ikke-maskerbar højprioriteret hukommelsesbeskyttelsesenhed, afbrydelse — Op til 24 ben på portene J, H og P, der kan konfigureres som stigende eller faldende kantfølsomme afbrydelser • EBI (ekstern busgrænseflade) (kun tilgængelig i 208-pin og 144-pin pakker) — Op til fire chipvalgsudgange til at vælge 16K, 1M, 2M og op til 4MByte adresserum — Hver chipvalgsudgang kan konfigureres til at fuldføre transaktionen på enten timeout for en af de to ventetilstandsgeneratorer eller deassertion af EWAIT-signal • MMC (modulkortlægningskontrol) • DBG (fejlretningsmodul) – Overvågning af CPU- og/eller XGATE-busser med anmodninger om brudpunkt af tag- eller force-type – 64 x 64-bit cirkulær sporingsbuffer registrerer oplysninger om ændring af flow eller hukommelsesadgang • BDM (baggrundsfejlfindingstilstand) • MPU (hukommelsesbeskyttelsesenhed) – 8 adresseområder, der kan defineres pr. aktiv programopgave – Adresseområdegranularitet så lav som 8 bytes – Ingen skrivning/Nej udfør beskyttelsesattributter – Ikke-maskerbar afbrydelse ved adgangsovertrædelse • XGATE – Programmerbart, højtydende I/O-hjælpeprocessormodul – Overfører data til eller fra alle eksterne enheder og RAM uden CPU-indgriben eller CPU-ventetilstande – Udfører logiske, skift, aritmetiske og bitoperationer på data – Kan afbryde HCS12X CPU-signaloverførselsfuldførelsen – Udløsere fra ethvert hardwaremodul såvel som fra CPU'en muligt – To afbrydelsesniveauer til service af opgaver med høj prioritet – Hardware understøttelse af initialisering af stakmarkør • OSC_LCP (oscillator) — Laveffektsløjfekontrol Pierce-oscillator, der bruger en 4MHz til 16MHz krystal — God støjimmunitet — Full-swing Pierce-mulighed, der bruger en 2MHz til 40MHz krystal — Transkonduktansstørrelse for optimal opstartsmargin for typiske krystaller • IPLL (internt filtreret, frekvensmoduleret faselåst-loop-urgenerering)
— Ingen eksterne komponenter påkrævet — Konfigurerbar mulighed for at sprede spektrum for reduceret EMC-stråling (frekvensmodulation) • CRG (ur- og nulstillingsgenerering) — COP-vagthund — Afbrydelse i realtid — Urmonitor — Hurtig opvågning fra STOP i selvurtilstand • Hukommelsesindstillinger — 128K, 256k, 384K, 512K, 768K og 1M byte Flash — 2K, 4K byte-emuleret EEPROM — 12K, 16K, 24K, 32K, 48K og 64K byte RAM • Flash Generelle funktioner — 64 databits plus 8 syndrom ECC-bits (Error Correction Code) giver mulighed for enkeltbitfejlkorrektion og dobbeltfejldetektion — Slet sektorstørrelse 1024 bytes — Automatiseret programmerings- og sletningsalgoritme • D-Flash-funktioner — Op til 32 Kbyte D-Flash-hukommelse med 256 byte-sektorer til brugeradgang. — Dedikerede kommandoer til at styre adgangen til D-Flash-hukommelsen over EEE-drift. — Enkeltbitfejlkorrektion og dobbeltbitfejldetektion inden for et ord under læseoperationer. — Automatiseret programmerings- og sletningsalgoritme med verifikation og generering af ECC-paritetsbits. — Hurtig sektorsletning og ordprogramdrift. — Mulighed for at programmere op til fire ord i en burst-sekvens • Emulerede EEPROM-funktioner — Automatisk EEE-filhåndtering ved hjælp af en intern hukommelsescontroller. — Automatisk overførsel af gyldige EEE-data fra D-Flash-hukommelse til buffer-RAM ved nulstilling. — Mulighed for at overvåge antallet af udestående EEE-relaterede buffer-RAM-ord, der er tilbage at programmere i D-Flash-hukommelsen. — Mulighed for at deaktivere EEE-drift og tillade prioriteret adgang til D-Flash-hukommelsen. — Mulighed for at annullere alle afventende EEE-operationer og give prioriteret adgang til D-Flash-hukommelsen. • To 16-kanals, 12-bit analog-til-digital-konvertere — 8/10/12 bit opløsning — 3μs, 10-bit enkelt konverteringstid — Venstre/højre, signerede/usignerede resultatdata — Ekstern og intern konverteringsudløserfunktion — Intern oscillator til konvertering i stoptilstande — Vågn fra lavenergitilstande ved analog sammenligning > eller <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— Fleksibelt identifikatorfilter, der kan programmeres som 2 x 32 bit, 4 x 16 bit eller 8 x 8 bit — Fire separate afbrydelseskanaler til Rx, Tx, fejl og vækning — Lavpasfiltervækningsfunktion — Loop-back til selvtestdrift • ECT (forbedret optagelsestimer) — 8 x 16-bit kanaler til inputoptagelse eller outputsammenligning — 16-bit fritløbende tæller med 8-bit præcisionsforskalering — 16-bit modul ned-tæller med 8-bit præcisionsforskalering — Fire 8-bit eller to 16-bit pulsakkumulatorer • TIM (standard timermodul) — 8 x 16-bit kanaler til inputoptagelse eller -udgang — 16-bit fritløbende tæller med 8-bit præcisionsforskalering — 1 x 16-bit pulsakkumulator • PIT (periodisk afbrydelsestimer) — Op til otte timere med uafhængige timeout-perioder — Time-out-perioder, der kan vælges mellem 1 og 224 bus-clock-cyklusser — Time-out-afbrydelse og perifere triggere • 8 PWM-kanaler (pulsbreddemodulator) — 8 kanaler x 8-bit eller 4 kanaler x 16-bit pulsbreddemodulator – programmerbar periode og driftscyklus pr. kanal – Center- eller venstrejusterede udgange – Programmerbar urvalgslogik med et bredt spektrum af frekvenser – Hurtig nødnedlukningsindgang • Tre serielle perifere grænseflademoduler (SPI) – Konfigurerbare til 8 eller 16-bit datastørrelse • Otte serielle kommunikationsgrænseflader (SCI) – Standard mærke/mellemrum non-return-to-zero (NRZ)-format – Valgbart IrDA 1.4 return-to-zero-inverteret (RZI)-format med programmerbare pulsbredder • To Inter-IC-bus (IIC) moduler — Multi-master drift — Software, der kan programmeres til en af 256 forskellige serielle clockfrekvenser — Understøttelse af udsendelsestilstand — 10-bit adresseunderstøttelse • On-Chip Voltage Regulator — To parallelle, lineære spændingsregulatorer med båndgap-reference — Lavspændingsdetektering (LVD) med lavspændingsafbrydelse (LVI) — Power-on reset (POR) kredsløb — 3,3V og 5V rækkeviddedrift — Lavspændingsnulstilling (LVR)
• Lavstrøms vækningstimer (API) – Tilgængelig i alle tilstande, herunder Full Stop-tilstand – Kan trimmes til +-5 % nøjagtighed – Timeoutperioder spænder fra 0,2 ms til ~13 sek. med en opløsning på 0,2 ms • Input/output – Op til 152 generelle input/output-ben (I/O) plus 2 indgangsben – Hysterese og konfigurerbar pull up/pull down-enhed på alle indgangsben – Konfigurerbar drevstyrke på alle udgangsben • Pakkemuligheder – 208-bens MAPBGA – 144-bens lavprofil quad flat-pack (LQFP) – 112-bens lavprofil quad flat-pack (LQFP) — 80-bens quad flat-pack (QFP) • 50 MHz maksimal CPU-busfrekvens, 100 MHz maksimal XGATE-busfrekvens
• 16-bit CPU12X — Opadkompatibel med MC9S12-instruktionssæt med undtagelse af fem Fuzzy-instruktioner (MEM, WAV, WAVR, REV, REVW), som er blevet fjernet — Forbedret indekseret adressering — Adgang til store datasegmenter uafhængigt af PPAGE • INT (interrupt-modul) — Otte niveauer af indlejrede interrupts — Fleksibel tildeling af interrupt-kilder til hvert interrupt-niveau. — Ekstern ikke-maskerbar højprioritetsafbrydelse (XIRQ) — Intern ikke-maskerbar højprioriteret hukommelsesbeskyttelsesenhed, afbrydelse — Op til 24 ben på portene J, H og P, der kan konfigureres som stigende eller faldende kantfølsomme afbrydelser • EBI (ekstern busgrænseflade) (kun tilgængelig i 208-pin og 144-pin pakker) — Op til fire chipvalgsudgange til at vælge 16K, 1M, 2M og op til 4MByte adresserum — Hver chipvalgsudgang kan konfigureres til at fuldføre transaktionen på enten timeout for en af de to ventetilstandsgeneratorer eller deassertion af EWAIT-signal • MMC (modulkortlægningskontrol) • DBG (fejlretningsmodul) – Overvågning af CPU- og/eller XGATE-busser med anmodninger om brudpunkt af tag- eller force-type – 64 x 64-bit cirkulær sporingsbuffer registrerer oplysninger om ændring af flow eller hukommelsesadgang • BDM (baggrundsfejlfindingstilstand) • MPU (hukommelsesbeskyttelsesenhed) – 8 adresseområder, der kan defineres pr. aktiv programopgave – Adresseområdegranularitet så lav som 8 bytes – Ingen skrivning/Nej udfør beskyttelsesattributter – Ikke-maskerbar afbrydelse ved adgangsovertrædelse • XGATE – Programmerbart, højtydende I/O-hjælpeprocessormodul – Overfører data til eller fra alle eksterne enheder og RAM uden CPU-indgriben eller CPU-ventetilstande – Udfører logiske, skift, aritmetiske og bitoperationer på data – Kan afbryde HCS12X CPU-signaloverførselsfuldførelsen – Udløsere fra ethvert hardwaremodul såvel som fra CPU'en muligt – To afbrydelsesniveauer til service af opgaver med høj prioritet – Hardware understøttelse af initialisering af stakmarkør • OSC_LCP (oscillator) — Laveffektsløjfekontrol Pierce-oscillator, der bruger en 4MHz til 16MHz krystal — God støjimmunitet — Full-swing Pierce-mulighed, der bruger en 2MHz til 40MHz krystal — Transkonduktansstørrelse for optimal opstartsmargin for typiske krystaller • IPLL (internt filtreret, frekvensmoduleret faselåst-loop-urgenerering)
— Ingen eksterne komponenter påkrævet — Konfigurerbar mulighed for at sprede spektrum for reduceret EMC-stråling (frekvensmodulation) • CRG (ur- og nulstillingsgenerering) — COP-vagthund — Afbrydelse i realtid — Urmonitor — Hurtig opvågning fra STOP i selvurtilstand • Hukommelsesindstillinger — 128K, 256k, 384K, 512K, 768K og 1M byte Flash — 2K, 4K byte-emuleret EEPROM — 12K, 16K, 24K, 32K, 48K og 64K byte RAM • Flash Generelle funktioner — 64 databits plus 8 syndrom ECC-bits (Error Correction Code) giver mulighed for enkeltbitfejlkorrektion og dobbeltfejldetektion — Slet sektorstørrelse 1024 bytes — Automatiseret programmerings- og sletningsalgoritme • D-Flash-funktioner — Op til 32 Kbyte D-Flash-hukommelse med 256 byte-sektorer til brugeradgang. — Dedikerede kommandoer til at styre adgangen til D-Flash-hukommelsen over EEE-drift. — Enkeltbitfejlkorrektion og dobbeltbitfejldetektion inden for et ord under læseoperationer. — Automatiseret programmerings- og sletningsalgoritme med verifikation og generering af ECC-paritetsbits. — Hurtig sektorsletning og ordprogramdrift. — Mulighed for at programmere op til fire ord i en burst-sekvens • Emulerede EEPROM-funktioner — Automatisk EEE-filhåndtering ved hjælp af en intern hukommelsescontroller. — Automatisk overførsel af gyldige EEE-data fra D-Flash-hukommelse til buffer-RAM ved nulstilling. — Mulighed for at overvåge antallet af udestående EEE-relaterede buffer-RAM-ord, der er tilbage at programmere i D-Flash-hukommelsen. — Mulighed for at deaktivere EEE-drift og tillade prioriteret adgang til D-Flash-hukommelsen. — Mulighed for at annullere alle afventende EEE-operationer og give prioriteret adgang til D-Flash-hukommelsen. • To 16-kanals, 12-bit analog-til-digital-konvertere — 8/10/12 bit opløsning — 3μs, 10-bit enkelt konverteringstid — Venstre/højre, signerede/usignerede resultatdata — Ekstern og intern konverteringsudløserfunktion — Intern oscillator til konvertering i stoptilstande — Vågn fra lavenergitilstande ved analog sammenligning > eller <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— Fleksibelt identifikatorfilter, der kan programmeres som 2 x 32 bit, 4 x 16 bit eller 8 x 8 bit — Fire separate afbrydelseskanaler til Rx, Tx, fejl og vækning — Lavpasfiltervækningsfunktion — Loop-back til selvtestdrift • ECT (forbedret optagelsestimer) — 8 x 16-bit kanaler til inputoptagelse eller outputsammenligning — 16-bit fritløbende tæller med 8-bit præcisionsforskalering — 16-bit modul ned-tæller med 8-bit præcisionsforskalering — Fire 8-bit eller to 16-bit pulsakkumulatorer • TIM (standard timermodul) — 8 x 16-bit kanaler til inputoptagelse eller -udgang — 16-bit fritløbende tæller med 8-bit præcisionsforskalering — 1 x 16-bit pulsakkumulator • PIT (periodisk afbrydelsestimer) — Op til otte timere med uafhængige timeout-perioder — Time-out-perioder, der kan vælges mellem 1 og 224 bus-clock-cyklusser — Time-out-afbrydelse og perifere triggere • 8 PWM-kanaler (pulsbreddemodulator) — 8 kanaler x 8-bit eller 4 kanaler x 16-bit pulsbreddemodulator – programmerbar periode og driftscyklus pr. kanal – Center- eller venstrejusterede udgange – Programmerbar urvalgslogik med et bredt spektrum af frekvenser – Hurtig nødnedlukningsindgang • Tre serielle perifere grænseflademoduler (SPI) – Konfigurerbare til 8 eller 16-bit datastørrelse • Otte serielle kommunikationsgrænseflader (SCI) – Standard mærke/mellemrum non-return-to-zero (NRZ)-format – Valgbart IrDA 1.4 return-to-zero-inverteret (RZI)-format med programmerbare pulsbredder • To Inter-IC-bus (IIC) moduler — Multi-master drift — Software, der kan programmeres til en af 256 forskellige serielle clockfrekvenser — Understøttelse af udsendelsestilstand — 10-bit adresseunderstøttelse • On-Chip Voltage Regulator — To parallelle, lineære spændingsregulatorer med båndgap-reference — Lavspændingsdetektering (LVD) med lavspændingsafbrydelse (LVI) — Power-on reset (POR) kredsløb — 3,3V og 5V rækkeviddedrift — Lavspændingsnulstilling (LVR)
• Lavstrøms vækningstimer (API) – Tilgængelig i alle tilstande, herunder Full Stop-tilstand – Kan trimmes til +-5 % nøjagtighed – Timeoutperioder spænder fra 0,2 ms til ~13 sek. med en opløsning på 0,2 ms • Input/output – Op til 152 generelle input/output-ben (I/O) plus 2 indgangsben – Hysterese og konfigurerbar pull up/pull down-enhed på alle indgangsben – Konfigurerbar drevstyrke på alle udgangsben • Pakkemuligheder – 208-bens MAPBGA – 144-bens lavprofil quad flat-pack (LQFP) – 112-bens lavprofil quad flat-pack (LQFP) — 80-bens quad flat-pack (QFP) • 50 MHz maksimal CPU-busfrekvens, 100 MHz maksimal XGATE-busfrekvens
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
