S9S12DG12F1MFUE NXP
Tilgængelig
S9S12DG12F1MFUE NXP
• HCS12 Core – 16-bit HCS12 CPU i. Opadkompatibel med M68HC11 instruktionssæt ii. Afbryd stabling og programmørmodel identisk med M68HC11 iii.20-bit ALU iv. Instruktionskø v. Forbedret indekseret adressering – MEBI (Multiplexed External Bus Interface) – MMC (Module Mapping Control) – INT (afbrydelseskontrol) – BKP (Breakpoints) – BDM (Background Debug Module) • CRG (Clock and Reset Generator) – Valg af Colpitts-oscillator med lav strøm eller standard Pierce Oscillator – PLL – COP-vagthund – realtidsafbrydelse – urmonitor • 8-bit og 4-bit porte med afbrydelsesfunktionalitet Enhedsbrugervejledning — 9S12DT128DGV2/D V02.16 26 Freescale Semiconductor – Digital filtrering – Programmerbar stigende eller faldende kantudløser • Hukommelse – 128K Flash EEPROM – 2K byte EEPROM – 8K byte RAM • To 8-kanals analog-til-digital-konvertere – 10-bit opløsning – Ekstern konverteringsudløserfunktion • Tre 1M bit pr. sekund, CAN 2.0 A, B softwarekompatible moduler – Fem modtage- og tre sendebuffere – Fleksibelt identifikatorfilter, der kan programmeres som 2 x 32 bit, 4 x 16 bit eller 8 x 8 bit – Fire separate afbrydelseskanaler til Rx, Tx, fejl og opvågning – Lavpasfilteropvågningsfunktion – Loop-back til selvtestdrift • Forbedret optagelsestimer – 16-bit hovedtæller med 7-bit forskalering – 8 programmerbare indgangsoptagelses- eller outputsammenligningskanaler – Fire 8-bit eller to 16-bit pulsakkumulatorer • 8 PWM-kanaler – Programmerbar periode og driftscyklus – 8-bit 8-kanals eller 16-bit 4-kanals – Separat kontrol for hver pulsbredde og driftscyklus – Centerjusterede eller venstrejusterede udgange – Programmerbar logik til valg af ur med en bred vifte af frekvenser – Hurtig nødnedlukningsindgang – Kan bruges som interrupt-indgange • Serielle grænseflader – To asynkrone serielle kommunikationsgrænseflader (SCI) – To synkrone serielle perifere grænseflader (SPI) – Byteflight • Brugervejledning til Byte Data Link Controller (BDLC) Enhed – 9S12DT128DGV2/D V02.16 Freescale Semiconductor 27 • SAE J1850 Klasse B datakommunikationsnetværksgrænseflade – Kompatibel og ISO-kompatibel til lavhastighed (<125 Kbps) Serial Data Communications in Automotive Applications • Inter-IC Bus (IIC) – Compatible with I2C Bus standard – Multi-master operation – Software programmable for one of 256 different serial clock frequencies • 112-Pin LQFP and 80-Pin QFP package options – I/O lines with 5V input and drive capability – 5V A/D converter inputs – Operation at 50MHz equivalent to 25MHz Bus Speed – Development support – Single-wire background debug™ mode – On-chip hardware breakpoints
• HCS12 Core – 16-bit HCS12 CPU i. Opadkompatibel med M68HC11 instruktionssæt ii. Afbryd stabling og programmørmodel identisk med M68HC11 iii.20-bit ALU iv. Instruktionskø v. Forbedret indekseret adressering – MEBI (Multiplexed External Bus Interface) – MMC (Module Mapping Control) – INT (afbrydelseskontrol) – BKP (Breakpoints) – BDM (Background Debug Module) • CRG (Clock and Reset Generator) – Valg af Colpitts-oscillator med lav strøm eller standard Pierce Oscillator – PLL – COP-vagthund – realtidsafbrydelse – urmonitor • 8-bit og 4-bit porte med afbrydelsesfunktionalitet Enhedsbrugervejledning — 9S12DT128DGV2/D V02.16 26 Freescale Semiconductor – Digital filtrering – Programmerbar stigende eller faldende kantudløser • Hukommelse – 128K Flash EEPROM – 2K byte EEPROM – 8K byte RAM • To 8-kanals analog-til-digital-konvertere – 10-bit opløsning – Ekstern konverteringsudløserfunktion • Tre 1M bit pr. sekund, CAN 2.0 A, B softwarekompatible moduler – Fem modtage- og tre sendebuffere – Fleksibelt identifikatorfilter, der kan programmeres som 2 x 32 bit, 4 x 16 bit eller 8 x 8 bit – Fire separate afbrydelseskanaler til Rx, Tx, fejl og opvågning – Lavpasfilteropvågningsfunktion – Loop-back til selvtestdrift • Forbedret optagelsestimer – 16-bit hovedtæller med 7-bit forskalering – 8 programmerbare indgangsoptagelses- eller outputsammenligningskanaler – Fire 8-bit eller to 16-bit pulsakkumulatorer • 8 PWM-kanaler – Programmerbar periode og driftscyklus – 8-bit 8-kanals eller 16-bit 4-kanals – Separat kontrol for hver pulsbredde og driftscyklus – Centerjusterede eller venstrejusterede udgange – Programmerbar logik til valg af ur med en bred vifte af frekvenser – Hurtig nødnedlukningsindgang – Kan bruges som interrupt-indgange • Serielle grænseflader – To asynkrone serielle kommunikationsgrænseflader (SCI) – To synkrone serielle perifere grænseflader (SPI) – Byteflight • Brugervejledning til Byte Data Link Controller (BDLC) Enhed – 9S12DT128DGV2/D V02.16 Freescale Semiconductor 27 • SAE J1850 Klasse B datakommunikationsnetværksgrænseflade – Kompatibel og ISO-kompatibel til lavhastighed (<125 Kbps) Serial Data Communications in Automotive Applications • Inter-IC Bus (IIC) – Compatible with I2C Bus standard – Multi-master operation – Software programmable for one of 256 different serial clock frequencies • 112-Pin LQFP and 80-Pin QFP package options – I/O lines with 5V input and drive capability – 5V A/D converter inputs – Operation at 50MHz equivalent to 25MHz Bus Speed – Development support – Single-wire background debug™ mode – On-chip hardware breakpoints
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
