SAK-XC2268N-40F80LR INFINEON
Tilgængelig
SAK-XC2268N-40F80LR INFINEON
• Højtydende CPU med fem-trins pipeline og MPU
- 12.5 ns instruktionscyklus @ 80 MHz CPU-ur (enkeltcyklusudførelse)
- En-cyklus 32-bit addition og subtraktion med 40-bit resultat
- Multiplikation med en cyklus (16 × 16 bit)
- Baggrundsopdeling (32 / 16 bit) i 21 cyklusser
- Instruktioner til multiplikation og akkumulering (MAC) med en cyklus
- Forbedrede boolske bitmanipulationsfaciliteter
- Udførelse af nulcyklusspring
- Yderligere instruktioner til support af HLL og operativsystemer
– Registerbaseret design med flere banker med variabelt register
- Hurtig kontekstskifteunderstøttelse med to yderligere lokale registerbanker
- 16 Mbyte samlet lineært adresserum til kode og data
- 1,024 bytes on-chip specialfunktionsregisterområde (C166-familiekompatibel)
- Integreret hukommelsesbeskyttelsesenhed (MPU)
• Interrupt-system med 16 prioritetsniveauer, der giver 96 interrupt-noder
- Valgbare eksterne indgange til afbrydelsesgenerering og vækning
- Hurtigste samplinghastighed 12.5 ns
• Otte-kanals afbrydelsesdrevet enkeltcyklusdataoverførsel med Peripheral Event Controller (PEC), 24-bit pointere dækker total adresseplads
• Urgenerering fra interne eller eksterne urkilder ved hjælp af on-chip PLL eller prescaler
• Hardware CRC-Checker med programmerbart polynomium til overvågning af hukommelsesområder på chippen
• Hukommelsesmoduler på chippen
- 8 Kbyte on-chip stand-by RAM (SBRAM)
- 2 Kbyte on-chip dual-port RAM (DPRAM)
- Op til 16 Kbytes on-chip data SRAM (DSRAM)
- Op til 16 Kbytes on-chip program / data SRAM (PSRAM)
- Op til 320 Kbyte on-chip programhukommelse (Flash-hukommelse)
- Beskyttelse af hukommelsesindhold gennem fejlkorrektionskode (ECC)
• Eksterne moduler på chippen
- To synkroniserelige A / D-konvertere med op til 16 kanaler, 10-bit opløsning, konverteringstid under 1 μs, valgfri dataforbehandling (datareduktion, rækkeviddekontrol), detektering af brudte ledninger
– 16-kanals enhed til optagelse/sammenligning til generelle formål (CC2)
- To capture / compare enheder til fleksibel PWM signalgenerering (CCU6x)
- Multifunktionel timerenhed til generelle formål med 5 timere
- Op til 6 serielle interfacekanaler, der skal bruges som UART, LIN, højhastighedssynkron kanal (SPI / QSPI), IIC-busgrænseflade (10-bit adressering, 400 kbit / s), IIS-interface
- On-chip MultiCAN-grænseflade (Rev. 2.0B aktiv) med op til 256 meddelelsesobjekter (Full CAN / Basic CAN) på op til 6 CAN-noder og gatewayfunktionalitet
- On-chip system timer og on-chip realtidsur
• Op til 12 Mbyte ekstern adresseplads til kode og data
- Programmerbare eksterne busegenskaber til forskellige adresseområder
- Multiplexed eller demultiplexed eksterne adresse / databusser
- Valgbar adressebusbredde
- 16-bit eller 8-bit databusbredde
- Fire programmerbare chip-select-signaler
• Enkelt strømforsyning fra 3,0 V til 5,5 V
• Strømreduktion og vækningstilstande med fleksibel strømstyring
• Programmerbar watchdog timer og oscillator vagthund
• Op til 76 I/O-linjer til generelle formål
• On-chip bootstrap loadere
• Understøttet af et komplet udvalg af udviklingsværktøjer, herunder C-compilere, makroassemblerpakker, emulatorer, evalueringskort, HLL debuggere, simulatorer, logiske analysatordisassemblere, programmeringskort
• On-chip debug support via Device Access Port (DAP) eller JTAG interface
• 100-benet grøn LQFP-pakke, 0,5 mm (19,7 mil) stigning
• Højtydende CPU med fem-trins pipeline og MPU
- 12.5 ns instruktionscyklus @ 80 MHz CPU-ur (enkeltcyklusudførelse)
- En-cyklus 32-bit addition og subtraktion med 40-bit resultat
- Multiplikation med en cyklus (16 × 16 bit)
- Baggrundsopdeling (32 / 16 bit) i 21 cyklusser
- Instruktioner til multiplikation og akkumulering (MAC) med en cyklus
- Forbedrede boolske bitmanipulationsfaciliteter
- Udførelse af nulcyklusspring
- Yderligere instruktioner til support af HLL og operativsystemer
– Registerbaseret design med flere banker med variabelt register
- Hurtig kontekstskifteunderstøttelse med to yderligere lokale registerbanker
- 16 Mbyte samlet lineært adresserum til kode og data
- 1,024 bytes on-chip specialfunktionsregisterområde (C166-familiekompatibel)
- Integreret hukommelsesbeskyttelsesenhed (MPU)
• Interrupt-system med 16 prioritetsniveauer, der giver 96 interrupt-noder
- Valgbare eksterne indgange til afbrydelsesgenerering og vækning
- Hurtigste samplinghastighed 12.5 ns
• Otte-kanals afbrydelsesdrevet enkeltcyklusdataoverførsel med Peripheral Event Controller (PEC), 24-bit pointere dækker total adresseplads
• Urgenerering fra interne eller eksterne urkilder ved hjælp af on-chip PLL eller prescaler
• Hardware CRC-Checker med programmerbart polynomium til overvågning af hukommelsesområder på chippen
• Hukommelsesmoduler på chippen
- 8 Kbyte on-chip stand-by RAM (SBRAM)
- 2 Kbyte on-chip dual-port RAM (DPRAM)
- Op til 16 Kbytes on-chip data SRAM (DSRAM)
- Op til 16 Kbytes on-chip program / data SRAM (PSRAM)
- Op til 320 Kbyte on-chip programhukommelse (Flash-hukommelse)
- Beskyttelse af hukommelsesindhold gennem fejlkorrektionskode (ECC)
• Eksterne moduler på chippen
- To synkroniserelige A / D-konvertere med op til 16 kanaler, 10-bit opløsning, konverteringstid under 1 μs, valgfri dataforbehandling (datareduktion, rækkeviddekontrol), detektering af brudte ledninger
– 16-kanals enhed til optagelse/sammenligning til generelle formål (CC2)
- To capture / compare enheder til fleksibel PWM signalgenerering (CCU6x)
- Multifunktionel timerenhed til generelle formål med 5 timere
- Op til 6 serielle interfacekanaler, der skal bruges som UART, LIN, højhastighedssynkron kanal (SPI / QSPI), IIC-busgrænseflade (10-bit adressering, 400 kbit / s), IIS-interface
- On-chip MultiCAN-grænseflade (Rev. 2.0B aktiv) med op til 256 meddelelsesobjekter (Full CAN / Basic CAN) på op til 6 CAN-noder og gatewayfunktionalitet
- On-chip system timer og on-chip realtidsur
• Op til 12 Mbyte ekstern adresseplads til kode og data
- Programmerbare eksterne busegenskaber til forskellige adresseområder
- Multiplexed eller demultiplexed eksterne adresse / databusser
- Valgbar adressebusbredde
- 16-bit eller 8-bit databusbredde
- Fire programmerbare chip-select-signaler
• Enkelt strømforsyning fra 3,0 V til 5,5 V
• Strømreduktion og vækningstilstande med fleksibel strømstyring
• Programmerbar watchdog timer og oscillator vagthund
• Op til 76 I/O-linjer til generelle formål
• On-chip bootstrap loadere
• Understøttet af et komplet udvalg af udviklingsværktøjer, herunder C-compilere, makroassemblerpakker, emulatorer, evalueringskort, HLL debuggere, simulatorer, logiske analysatordisassemblere, programmeringskort
• On-chip debug support via Device Access Port (DAP) eller JTAG interface
• 100-benet grøn LQFP-pakke, 0,5 mm (19,7 mil) stigning
Sørg for, at dine kontaktoplysninger er korrekte. Din besked vil blive sendt direkte til modtageren/modtagerne og vil ikke blive vist offentligt. Vi vil aldrig distribuere eller sælge dine personlige oplysninger til tredjepart uden din udtrykkelige tilladelse.
