SAK-XC2365B-40F80LR AB INFINEON
Tilgængelig
SAK-XC2365B-40F80LR AB INFINEON
• Højtydende CPU med fem-trins pipeline og MPU 、
– 12.5 ns instruktionscyklus @ 80 MHz CPU-ur (udførelse af en enkelt cyklus)
– En-cyklus 32-bit addition og subtraktion med 40-bit resultat
– En-cyklus multiplikation (16 × 16 bit)
– Baggrundsopdeling (32 / 16 bit) i 21 cyklusser
– Instruktioner til multiplikation og akkumulering (MAC) i en cyklus
– Forbedrede boolske bitmanipulationsfaciliteter
– Udførelse af springspring uden cyklus
- Yderligere instruktioner til understøttelse af HLL og operativsystemer
– Registerbaseret design med flere variable registerbanker
– Hurtig understøttelse af kontekstskift med to ekstra lokale registerbanker
– 16 Mbyte samlet lineær adresseplads til kode og data
– 1.024 byte on-chip specialfunktionsregisterområde (C166-familiekompatibel)
– Integreret hukommelsesbeskyttelsesenhed (MPU)
• Afbrydelsessystem med 16 prioritetsniveauer, der giver 96 afbrydelsesnoder
– Valgbare eksterne indgange til afbrydelsesgenerering og opvågning
– Hurtigste samplingshastighed 12.5 ns
• Otte-kanals afbrydelsesdrevet dataoverførsel i en enkelt cyklus med PEC (Peripheral Event Controller), 24-bit pointere dækker det samlede adresseområde
• Generering af ur fra interne eller eksterne clockkilder ved hjælp af on-chip PLL eller prescaler
• Hardware CRC-Checker med programmerbart polynomium til overvågning af hukommelsesområder på chippen
• On-chip hukommelsesmoduler
– 8 Kbyte on-chip standby RAM (SBRAM)
– 2 Kbyte on-chip dual-port RAM (DPRAM)
– Op til 16 Kbyte on-chip data SRAM (DSRAM)
– Op til 16 Kbyte on-chip program/data SRAM (PSRAM)
– Op til 320 Kbyte on-chip programhukommelse (Flash-hukommelse)
– Beskyttelse af hukommelsesindhold gennem fejlkorrektionskode (ECC)
• On-Chip perifere moduler
– To synkroniserbare A/D-konvertere med op til 16 kanaler, 10-bit opløsning, konverteringstid under 1 μs, valgfri dataforbehandling (datareduktion, områdekontrol), detektion af brudte ledninger
– 16-kanals optagelses-/sammenligningsenhed til generelle formål (CC2)
– To capture/comput-enheder til fleksibel PWM-signalgenerering (CCU6x)
– Multifunktionel timer til generelle formål med 5 timere
– Op til 6 serielle interfacekanaler, der skal bruges som UART, LIN, højhastigheds synkron kanal (SPI/QSPI), IIC-busgrænseflade (10-bit adressering, 400 kbit/s), IIS-grænseflade
– MultiCAN-grænseflade på chippen (Rev. 2.0B aktiv) med 64 meddelelsesobjekter (fuld CAN/Basic CAN) på op til 3 CAN-noder og gateway-funktionalitet
– On-chip systemtimer og on-chip realtidsur
• Op til 12 Mbyte eksternt adresseområde til kode og data
– Programmerbare eksterne busegenskaber for forskellige adresseområder
– Multiplexede eller demultipleksede eksterne adresse-/databusser
– Valgbar adressebusbredde
– 16-bit eller 8-bit databusbredde
– Fire programmerbare chip-select-signaler
• Enkelt strømforsyning fra 3,0 V til 5,5 V
• Strømreduktion og opvågningstilstande
• Programmerbar vagthund timer og oscillator vagthund
• Op til 76 I/O-linjer til generelle formål
• Bootstrap-læssere på chippen
• Understøttes af et komplet udvalg af udviklingsværktøjer, herunder C-compilere, makroassembler-pakker, emulatorer, evalueringskort, HLL debuggere, simulatorer, logiske analysator-disassemblere, programmeringskort
• Understøttelse af fejlfinding på chippen via DAP (Device Access Port) eller JTAG-grænseflade
• 100-bens grøn LQFP-pakke, 0,5 mm (19,7 mil) afstand
• Højtydende CPU med fem-trins pipeline og MPU 、
– 12.5 ns instruktionscyklus @ 80 MHz CPU-ur (udførelse af en enkelt cyklus)
– En-cyklus 32-bit addition og subtraktion med 40-bit resultat
– En-cyklus multiplikation (16 × 16 bit)
– Baggrundsopdeling (32 / 16 bit) i 21 cyklusser
– Instruktioner til multiplikation og akkumulering (MAC) i en cyklus
– Forbedrede boolske bitmanipulationsfaciliteter
– Udførelse af springspring uden cyklus
- Yderligere instruktioner til understøttelse af HLL og operativsystemer
– Registerbaseret design med flere variable registerbanker
– Hurtig understøttelse af kontekstskift med to ekstra lokale registerbanker
– 16 Mbyte samlet lineær adresseplads til kode og data
– 1.024 byte on-chip specialfunktionsregisterområde (C166-familiekompatibel)
– Integreret hukommelsesbeskyttelsesenhed (MPU)
• Afbrydelsessystem med 16 prioritetsniveauer, der giver 96 afbrydelsesnoder
– Valgbare eksterne indgange til afbrydelsesgenerering og opvågning
– Hurtigste samplingshastighed 12.5 ns
• Otte-kanals afbrydelsesdrevet dataoverførsel i en enkelt cyklus med PEC (Peripheral Event Controller), 24-bit pointere dækker det samlede adresseområde
• Generering af ur fra interne eller eksterne clockkilder ved hjælp af on-chip PLL eller prescaler
• Hardware CRC-Checker med programmerbart polynomium til overvågning af hukommelsesområder på chippen
• On-chip hukommelsesmoduler
– 8 Kbyte on-chip standby RAM (SBRAM)
– 2 Kbyte on-chip dual-port RAM (DPRAM)
– Op til 16 Kbyte on-chip data SRAM (DSRAM)
– Op til 16 Kbyte on-chip program/data SRAM (PSRAM)
– Op til 320 Kbyte on-chip programhukommelse (Flash-hukommelse)
– Beskyttelse af hukommelsesindhold gennem fejlkorrektionskode (ECC)
• On-Chip perifere moduler
– To synkroniserbare A/D-konvertere med op til 16 kanaler, 10-bit opløsning, konverteringstid under 1 μs, valgfri dataforbehandling (datareduktion, områdekontrol), detektion af brudte ledninger
– 16-kanals optagelses-/sammenligningsenhed til generelle formål (CC2)
– To capture/comput-enheder til fleksibel PWM-signalgenerering (CCU6x)
– Multifunktionel timer til generelle formål med 5 timere
– Op til 6 serielle interfacekanaler, der skal bruges som UART, LIN, højhastigheds synkron kanal (SPI/QSPI), IIC-busgrænseflade (10-bit adressering, 400 kbit/s), IIS-grænseflade
– MultiCAN-grænseflade på chippen (Rev. 2.0B aktiv) med 64 meddelelsesobjekter (fuld CAN/Basic CAN) på op til 3 CAN-noder og gateway-funktionalitet
– On-chip systemtimer og on-chip realtidsur
• Op til 12 Mbyte eksternt adresseområde til kode og data
– Programmerbare eksterne busegenskaber for forskellige adresseområder
– Multiplexede eller demultipleksede eksterne adresse-/databusser
– Valgbar adressebusbredde
– 16-bit eller 8-bit databusbredde
– Fire programmerbare chip-select-signaler
• Enkelt strømforsyning fra 3,0 V til 5,5 V
• Strømreduktion og opvågningstilstande
• Programmerbar vagthund timer og oscillator vagthund
• Op til 76 I/O-linjer til generelle formål
• Bootstrap-læssere på chippen
• Understøttes af et komplet udvalg af udviklingsværktøjer, herunder C-compilere, makroassembler-pakker, emulatorer, evalueringskort, HLL debuggere, simulatorer, logiske analysator-disassemblere, programmeringskort
• Understøttelse af fejlfinding på chippen via DAP (Device Access Port) eller JTAG-grænseflade
• 100-bens grøn LQFP-pakke, 0,5 mm (19,7 mil) afstand
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
