SPC5606BF1MLQ6 NXP
Tilgængelig
SPC5606BF1MLQ6 NXP
• Enkelt nummer, 32-bit CPU-kernekompleks (e200z0h)
— Kompatibel med kategorien Power Architecture-teknologi® indlejret
— Forbedret instruktionssæt, der tillader variabel længdekodning (VLE) til reduktion af kodestørrelsesfodaftryk. Med den valgfri kodning af blandede 16-bit og 32-bit instruktioner er det muligt at opnå en betydelig reduktion af kodestørrelsen.
• Op til 1,5 MB flashhukommelse med chipkode understøttes af flashhukommelsescontrolleren
• 64 (4 × 16) KB on-chip dataflashhukommelse med ECC
• Op til 96 KB on-chip SRAM
• Hukommelsesbeskyttelsesenhed (MPU) med 8 regionsbeskrivelser og 32-byte regionsgranularitet på visse familiemedlemmer (se tabel 1 for detaljer.)
• Afbrydelsescontroller (INTC), der er i stand til at håndtere 204 afbrydelseskilder med valgbar prioritet
• Frekvensmoduleret faselåst sløjfe (FMPLL)
• Crossbar switch-arkitektur til samtidig adgang til eksterne enheder, Flash eller RAM fra flere busmastere
• 16-kanals eDMA-controller med flere overførselsanmodningskilder ved hjælp af DMA-multiplexer
• Boot assist module (BAM) understøtter intern Flash-programmering via et serielt link (CAN eller SCI)
• Timer understøtter I/O-kanaler, der giver en række 16-bit inputoptagelse, outputsammenligning og pulsbreddemodulationsfunktioner (eMIOS)
• 2 analog-til-digital-konvertere (ADC): en 10-bit og en 12-bit
• Cross Trigger Unit for at muliggøre synkronisering af ADC-konverteringer med en timerhændelse fra eMIOS eller PIT
• Op til 6 DSPI-moduler (Serial Peripheral Interface)
• Op til 10 moduler til seriel kommunikationsgrænseflade (LINFlex)
• Op til 6 forbedrede fulde CAN-moduler (FlexCAN) med konfigurerbare buffere
• 1 interintegreret kredsløb (I2 C) interfacemodul
• Op til 149 konfigurerbare ben til generelle formål, der understøtter input- og outputoperationer (pakkeafhængig)
• Tæller i realtid (RTC)
— Clock-kilde fra intern 128 kHz eller 16 MHz oscillator, der understøtter autonom opvågning med 1 ms opløsning med maksimal timeout på 2 sekunder
— Valgfri understøttelse af RTC med urkilde fra ekstern 32 kHz krystaloscillator, der understøtter opvågning med 1 sek. opløsning og maksimal timeout på 1 time
• Op til 8 periodiske interrupt timere (PIT) med 32-bit tælleropløsning
• Nexus udviklingsgrænseflade (NDI) i henhold til IEEE-ISTO 5001-2003 Class Two Plus
• Test af enheds-/kortgrænsescanning understøttes i henhold til Joint Test Action Group (JTAG) i IEEE (IEEE 1149.1)
• On-chip spændingsregulator (VREG) til regulering af indgangsforsyning til alle interne niveauer
• Enkelt nummer, 32-bit CPU-kernekompleks (e200z0h)
— Kompatibel med kategorien Power Architecture-teknologi® indlejret
— Forbedret instruktionssæt, der tillader variabel længdekodning (VLE) til reduktion af kodestørrelsesfodaftryk. Med den valgfri kodning af blandede 16-bit og 32-bit instruktioner er det muligt at opnå en betydelig reduktion af kodestørrelsen.
• Op til 1,5 MB flashhukommelse med chipkode understøttes af flashhukommelsescontrolleren
• 64 (4 × 16) KB on-chip dataflashhukommelse med ECC
• Op til 96 KB on-chip SRAM
• Hukommelsesbeskyttelsesenhed (MPU) med 8 regionsbeskrivelser og 32-byte regionsgranularitet på visse familiemedlemmer (se tabel 1 for detaljer.)
• Afbrydelsescontroller (INTC), der er i stand til at håndtere 204 afbrydelseskilder med valgbar prioritet
• Frekvensmoduleret faselåst sløjfe (FMPLL)
• Crossbar switch-arkitektur til samtidig adgang til eksterne enheder, Flash eller RAM fra flere busmastere
• 16-kanals eDMA-controller med flere overførselsanmodningskilder ved hjælp af DMA-multiplexer
• Boot assist module (BAM) understøtter intern Flash-programmering via et serielt link (CAN eller SCI)
• Timer understøtter I/O-kanaler, der giver en række 16-bit inputoptagelse, outputsammenligning og pulsbreddemodulationsfunktioner (eMIOS)
• 2 analog-til-digital-konvertere (ADC): en 10-bit og en 12-bit
• Cross Trigger Unit for at muliggøre synkronisering af ADC-konverteringer med en timerhændelse fra eMIOS eller PIT
• Op til 6 DSPI-moduler (Serial Peripheral Interface)
• Op til 10 moduler til seriel kommunikationsgrænseflade (LINFlex)
• Op til 6 forbedrede fulde CAN-moduler (FlexCAN) med konfigurerbare buffere
• 1 interintegreret kredsløb (I2 C) interfacemodul
• Op til 149 konfigurerbare ben til generelle formål, der understøtter input- og outputoperationer (pakkeafhængig)
• Tæller i realtid (RTC)
— Clock-kilde fra intern 128 kHz eller 16 MHz oscillator, der understøtter autonom opvågning med 1 ms opløsning med maksimal timeout på 2 sekunder
— Valgfri understøttelse af RTC med urkilde fra ekstern 32 kHz krystaloscillator, der understøtter opvågning med 1 sek. opløsning og maksimal timeout på 1 time
• Op til 8 periodiske interrupt timere (PIT) med 32-bit tælleropløsning
• Nexus udviklingsgrænseflade (NDI) i henhold til IEEE-ISTO 5001-2003 Class Two Plus
• Test af enheds-/kortgrænsescanning understøttes i henhold til Joint Test Action Group (JTAG) i IEEE (IEEE 1149.1)
• On-chip spændingsregulator (VREG) til regulering af indgangsforsyning til alle interne niveauer
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
