SPC5746CSK1AMKU6 NXP
Tilgængelig
SPC5746CSK1AMKU6 NXP
• 1 × 160 MHz Power Architecture® e200z4 Dobbelt problem, 32-bit CPU – Enkelt præcisionsfloating point-operationer – 8 KB instruktionscache og 4 KB datacache – Variabel længdekodning (VLE) for betydelige forbedringer af kodetætheden • 1 x 80 MHz Power Architecture® e200z2 Enkelt problem, 32-bit CPU – Brug af variabel længdekodning (VLE) til betydelig reduktion af kodestørrelse • End-to-end ECC – Alle busmastere, f.eks. kerner, generere en enkelt fejlkorrektion, dobbelt fejldetekteringskode (SECDED) for hver bustransaktion – SECDED dækker 64-bit data og 29-bit adresse • Hukommelsesgrænseflader – 3 MB on-chip flashhukommelse understøttet af flashhukommelsescontrolleren – 3 x flashhukommelsessidebuffere (3-ports flashhukommelsescontroller) – 384 KB on-chip SRAM på tværs af tre RAM-porte • Clock-grænseflader – 8-40 MHz ekstern krystal (FXOSC) – 16 MHz IRC (FIRC) – 128 KHz IRC (SIRC) – 32 KHz ekstern krystal (SXOSC) – Clock Monitor Unit (CMU) – Frekvensmoduleret faselåst sløjfe (FMPLL) – Real Time Counter (RTC) • System Memory Protection Unit (SMPU) med op til 32 regionsbeskrivelser og 16-byte områdegranularitet • 16 semaforer til styring af adgang til delte ressourcer • Afbrydelsescontroller (INTC), der er i stand til at dirigere afbrydelser til enhver CPU • Crossbar switch-arkitektur til samtidig adgang til eksterne enheder, flashhukommelse og RAM fra flere busmastere
• 1 × 160 MHz Power Architecture® e200z4 Dobbelt problem, 32-bit CPU – Enkelt præcisionsfloating point-operationer – 8 KB instruktionscache og 4 KB datacache – Variabel længdekodning (VLE) for betydelige forbedringer af kodetætheden • 1 x 80 MHz Power Architecture® e200z2 Enkelt problem, 32-bit CPU – Brug af variabel længdekodning (VLE) til betydelig reduktion af kodestørrelse • End-to-end ECC – Alle busmastere, f.eks. kerner, generere en enkelt fejlkorrektion, dobbelt fejldetekteringskode (SECDED) for hver bustransaktion – SECDED dækker 64-bit data og 29-bit adresse • Hukommelsesgrænseflader – 3 MB on-chip flashhukommelse understøttet af flashhukommelsescontrolleren – 3 x flashhukommelsessidebuffere (3-ports flashhukommelsescontroller) – 384 KB on-chip SRAM på tværs af tre RAM-porte • Clock-grænseflader – 8-40 MHz ekstern krystal (FXOSC) – 16 MHz IRC (FIRC) – 128 KHz IRC (SIRC) – 32 KHz ekstern krystal (SXOSC) – Clock Monitor Unit (CMU) – Frekvensmoduleret faselåst sløjfe (FMPLL) – Real Time Counter (RTC) • System Memory Protection Unit (SMPU) med op til 32 regionsbeskrivelser og 16-byte områdegranularitet • 16 semaforer til styring af adgang til delte ressourcer • Afbrydelsescontroller (INTC), der er i stand til at dirigere afbrydelser til enhver CPU • Crossbar switch-arkitektur til samtidig adgang til eksterne enheder, flashhukommelse og RAM fra flere busmastere
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
