UCC27511AQDBVRQ1 TI
| Tilgængelig |
UCC27511AQDBVRQ1 TI
• Kvalificeret til bilapplikationer
• AEC-Q100 kvalificerede sig med følgende resultater:
– Enhedens temperaturklasse 1: –40 °C til 125 °C omgivende driftstemperaturområde
– Enhed HBM ESD-klassificeringsniveau 2
– Enhed CDM ESD-klassificeringsniveau C4B
• Billig gate-driver-enhed, der tilbyder overlegen udskiftning af NPN- og PNP-diskrete løsninger
• 4-A spidskilde og 8-A spidssynk asymmetrisk drev
• Stærk synkestrøm giver forbedret immunitet mod Miller Turnon
• Konfiguration af delt udgang (giver mulighed for nem og uafhængig justering af tændings- og slukhastigheder) i UCC27511A-Q1
• Hurtige udbredelsesforsinkelser (typisk 13 ns)
• Hurtige stignings- og faldtider (typisk 9 ns og 7 ns)
• 4,5 til 18 V enkelt forsyningsområde
• Udgange holdes lave under VDD UVLO (sikrer fejlfri drift ved op- og nedlukning)
• TTL- og CMOS-kompatibel indgangslogisk tærskel (uafhængig af forsyningsspænding)
• Hysterisk-logiske tærskler for immunitet mod høj støj
• Dual-Input-design (valg af en inverterende (IN-pin) eller ikke-inverterende (IN+ pin) driverkonfiguration)
– Ubrugt inputstift kan bruges til at aktivere eller deaktivere funktion
• Udgangen holdes lav, når indgangsstifterne flyder
• Indgangsstift Absolut maksimal spændingsniveauer ikke begrænset af VDD-stift Bias forsyningsspænding
• Kvalificeret til bilapplikationer
• AEC-Q100 kvalificerede sig med følgende resultater:
– Enhedens temperaturklasse 1: –40 °C til 125 °C omgivende driftstemperaturområde
– Enhed HBM ESD-klassificeringsniveau 2
– Enhed CDM ESD-klassificeringsniveau C4B
• Billig gate-driver-enhed, der tilbyder overlegen udskiftning af NPN- og PNP-diskrete løsninger
• 4-A spidskilde og 8-A spidssynk asymmetrisk drev
• Stærk synkestrøm giver forbedret immunitet mod Miller Turnon
• Konfiguration af delt udgang (giver mulighed for nem og uafhængig justering af tændings- og slukhastigheder) i UCC27511A-Q1
• Hurtige udbredelsesforsinkelser (typisk 13 ns)
• Hurtige stignings- og faldtider (typisk 9 ns og 7 ns)
• 4,5 til 18 V enkelt forsyningsområde
• Udgange holdes lave under VDD UVLO (sikrer fejlfri drift ved op- og nedlukning)
• TTL- og CMOS-kompatibel indgangslogisk tærskel (uafhængig af forsyningsspænding)
• Hysterisk-logiske tærskler for immunitet mod høj støj
• Dual-Input-design (valg af en inverterende (IN-pin) eller ikke-inverterende (IN+ pin) driverkonfiguration)
– Ubrugt inputstift kan bruges til at aktivere eller deaktivere funktion
• Udgangen holdes lav, når indgangsstifterne flyder
• Indgangsstift Absolut maksimal spændingsniveauer ikke begrænset af VDD-stift Bias forsyningsspænding
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
