S9S12XS128J1MAA NXP
Tilgængelig
S9S12XS128J1MAA NXP
• 16-bit CPU12X — Opadkompatibel med S12-instruktionssæt med undtagelse af fem Fuzzy-instruktioner (MEM, WAV, WAVR, REV, REVW), som er blevet fjernet — Forbedret indekseret adressering — Adgang til store datasegmenter uafhængigt af PPAGE
• INT (interrupt module) — Syv niveauer af indlejrede interrupts — Fleksibel tildeling af interrupt-kilder til hvert interrupt-niveau. — Ekstern, ikke-maskerbar high priority interrupt (XIRQ) — Følgende indgange kan fungere som Wake-up Interrupts – IRQ og ikke-maskerbar XIRQ – CAN-modtageben – SCI-modtageben – Afhængigt af pakkeindstillingen kan op til 20 ben på porte J, H og P konfigureres som stigende eller faldende kantfølsomme • MMC (modulkortlægningskontrol) • DBG (fejlretningsmodul) — Overvågning af CPU-bus med tag-type eller force-type breakpoint-anmodninger — 64 x 64-bit cirkulær sporingsbuffer fanger flowændring eller hukommelsesadgang information • BDM (baggrundsfejlretningstilstand) • OSC_LCP (oscillator) — Laveffektsløjfekontrol Pierce-oscillator, der bruger en 4MHz til 16MHz krystal — God støjimmunitet — Full-swing Pierce-mulighed ved hjælp af en 2MHz til 40MHz krystal — Transkonduktansstørrelse for optimal opstartsmargin for typiske krystaller • IPLL (internt filtreret, frekvensmoduleret faselåst-loop-urgenerering) — Ingen eksterne komponenter påkrævet — Konfigurerbar mulighed for at sprede spektrum for reduceret EMC-stråling (frekvens modulation) • CRG (ur- og nulstillingsgenerering) — COP-vagthund — Afbrydelse i realtid — Urmonitor — Hurtig opvågning fra STOP i selvurtilstand • Hukommelsesindstillinger — 64, 128 og 256 Kbyte Flash — Flash Generelle funktioner – 64 databits plus 8 syndrom ECC (Error Correction Code) bits tillader enkeltbitfejlkorrektion og dobbeltfejldetektion – Slet sektorstørrelse 1024 bytes – Automatiseret program- og sletningsalgoritme – Beskyttelsesskema for at forhindre utilsigtet programmering eller sletning – Sikkerhedsmulighed for at forhindre uautoriseret adgang – Sense-amp margin level indstilling for læsninger – 4 og 8 Kbyte Data Flash-plads
– 16 databits plus 6 syndrom ECC-bits (Error Correction Code) tillader enkeltbitfejlkorrektion og dobbeltfejldetektion – Slet sektorstørrelse 256 bytes – Automatiseret programmerings- og sletningsalgoritme – 4, 8 og 12 Kbyte RAM • 16-kanals, 12-bit analog-til-digital-konverter – 8/10/12 bit opløsning – 3μs, 10-bit enkelt konverteringstid – Venstre eller højre justerede resultatdata – Ekstern og intern konverteringsudløserfunktion – Intern oscillator til konvertering i stoptilstande – Vågn fra lav strøm tilstande på analog sammenligning > eller <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
— Timeout-afbrydelse og perifere triggere — Start af timere kan justeres • Op til 8 kanaler x 8-bit eller 4 kanaler x 16-bit Pulse Width Modulator — Programmerbar periode og driftscyklus pr. kanal — Center- eller venstrejusterede udgange — Programmerbar urvalgslogik med et bredt spektrum af frekvenser • Serial Peripheral Interface Module (SPI) — Konfigurerbar til 8 eller 16-bit datastørrelse — Fuld duplex eller enkeltleder tovejs — Dobbeltbufferet sende- og modtagelse — Master- eller slavetilstand — MSB-først eller LSB-first shifting — Indstillinger for seriel clockfase- og polaritet • To serielle kommunikationsgrænseflader (SCI) — Fuld-duplex eller enkelttrådsdrift — Standard mark/space non-return-to-zero (NRZ)-format — Valgbart IrDA 1.4 return-to-zero-inverted (RZI)-format med programmerbare pulsbredder — 13-bit valg af baudhastighed — Programmerbar tegnlængde — Programmerbar polaritet for sender og modtager — Modtag vækning på aktiv kant — Break-detektering og transmissionskollisionsdetektering, der understøtter LIN • On-Chip Voltage Regulator — To parallelle, lineære spændingsregulatorer med båndgap-reference — Lavspændingsdetektering (LVD) med lavspændingsafbrydelse (LVI) — Power-on reset (POR) kredsløb — Lavspændingsnulstilling (LVR) • Lavstrøms vækningstimer (API) — Intern oscillator, der driver en nedadgående tæller — Kan trimmes til +/- 5 % nøjagtighed — Timeout-perioder spænder fra 0,2 ms til ~13 sek. med en opløsning på 0,2 ms • Input/Output — Op til 91 generelle input/output (I/O) ben afhængigt af pakkemuligheden og kun 2 indgange ben — Hysterese og konfigurerbar pull up/pull down-enhed på alle indgangsben — Konfigurerbar drevstyrke på alle udgangsben • Pakkemuligheder — 112-benet lavprofil quad flat-pack (LQFP) — 80-benet quad flat-pack (QFP)
— 64-bens lavprofil quad flat-pack (LQFP) • Driftsbetingelser — Bredt enkelt forsyningsspændingsområde 3,135 V til 5,5 V ved fuld ydeevne – Separat forsyning til intern spændingsregulator og I/O muliggør optimeret EMC-filtrering — 40 MHz maksimal CPU-busfrekvens — Omgivelsestemperaturområde –40 °C til 125 °C — Temperaturindstillinger: – –40 °C til 85 °C – –40 °C til 105 °C – –40 °C til 125 °C
• 16-bit CPU12X — Opadkompatibel med S12-instruktionssæt med undtagelse af fem Fuzzy-instruktioner (MEM, WAV, WAVR, REV, REVW), som er blevet fjernet — Forbedret indekseret adressering — Adgang til store datasegmenter uafhængigt af PPAGE
• INT (interrupt module) — Syv niveauer af indlejrede interrupts — Fleksibel tildeling af interrupt-kilder til hvert interrupt-niveau. — Ekstern, ikke-maskerbar high priority interrupt (XIRQ) — Følgende indgange kan fungere som Wake-up Interrupts – IRQ og ikke-maskerbar XIRQ – CAN-modtageben – SCI-modtageben – Afhængigt af pakkeindstillingen kan op til 20 ben på porte J, H og P konfigureres som stigende eller faldende kantfølsomme • MMC (modulkortlægningskontrol) • DBG (fejlretningsmodul) — Overvågning af CPU-bus med tag-type eller force-type breakpoint-anmodninger — 64 x 64-bit cirkulær sporingsbuffer fanger flowændring eller hukommelsesadgang information • BDM (baggrundsfejlretningstilstand) • OSC_LCP (oscillator) — Laveffektsløjfekontrol Pierce-oscillator, der bruger en 4MHz til 16MHz krystal — God støjimmunitet — Full-swing Pierce-mulighed ved hjælp af en 2MHz til 40MHz krystal — Transkonduktansstørrelse for optimal opstartsmargin for typiske krystaller • IPLL (internt filtreret, frekvensmoduleret faselåst-loop-urgenerering) — Ingen eksterne komponenter påkrævet — Konfigurerbar mulighed for at sprede spektrum for reduceret EMC-stråling (frekvens modulation) • CRG (ur- og nulstillingsgenerering) — COP-vagthund — Afbrydelse i realtid — Urmonitor — Hurtig opvågning fra STOP i selvurtilstand • Hukommelsesindstillinger — 64, 128 og 256 Kbyte Flash — Flash Generelle funktioner – 64 databits plus 8 syndrom ECC (Error Correction Code) bits tillader enkeltbitfejlkorrektion og dobbeltfejldetektion – Slet sektorstørrelse 1024 bytes – Automatiseret program- og sletningsalgoritme – Beskyttelsesskema for at forhindre utilsigtet programmering eller sletning – Sikkerhedsmulighed for at forhindre uautoriseret adgang – Sense-amp margin level indstilling for læsninger – 4 og 8 Kbyte Data Flash-plads
– 16 databits plus 6 syndrom ECC-bits (Error Correction Code) tillader enkeltbitfejlkorrektion og dobbeltfejldetektion – Slet sektorstørrelse 256 bytes – Automatiseret programmerings- og sletningsalgoritme – 4, 8 og 12 Kbyte RAM • 16-kanals, 12-bit analog-til-digital-konverter – 8/10/12 bit opløsning – 3μs, 10-bit enkelt konverteringstid – Venstre eller højre justerede resultatdata – Ekstern og intern konverteringsudløserfunktion – Intern oscillator til konvertering i stoptilstande – Vågn fra lav strøm tilstande på analog sammenligning > eller <= match — Continuous conversion mode — Multiplexer for 16 analog input channels — Multiple channel scans — Pins can also be used as digital I/O • MSCAN (1 M bit per second, CAN 2.0 A, B software compatible module) — 1 Mbit per second, CAN 2.0 A, B software compatible module – Standard and extended data frames – 0 - 8 bytes data length – Programmable bit rate up to 1 Mbps — Five receive buffers with FIFO storage scheme — Three transmit buffers with internal prioritization — Flexible identifier acceptance filter programmable as: – 2 x 32-bit – 4 x 16-bit – 8 x 8-bit — Wake-up with integrated low pass filter option — Loop back for self test — Listen-only mode to monitor CAN bus — Bus-off recovery by software intervention or automatically — 16-bit time stamp of transmitted/received messages • TIM (standard timer module) — 8 x 16-bit channels for input capture or output compare — 16-bit free-running counter with 8-bit precision prescaler — 1 x 16-bit pulse accumulator • PIT (periodic interrupt timer) — Up to four timers with independent time-out periods — Time-out periods selectable between 1 and 224 bus clock cycles
— Timeout-afbrydelse og perifere triggere — Start af timere kan justeres • Op til 8 kanaler x 8-bit eller 4 kanaler x 16-bit Pulse Width Modulator — Programmerbar periode og driftscyklus pr. kanal — Center- eller venstrejusterede udgange — Programmerbar urvalgslogik med et bredt spektrum af frekvenser • Serial Peripheral Interface Module (SPI) — Konfigurerbar til 8 eller 16-bit datastørrelse — Fuld duplex eller enkeltleder tovejs — Dobbeltbufferet sende- og modtagelse — Master- eller slavetilstand — MSB-først eller LSB-first shifting — Indstillinger for seriel clockfase- og polaritet • To serielle kommunikationsgrænseflader (SCI) — Fuld-duplex eller enkelttrådsdrift — Standard mark/space non-return-to-zero (NRZ)-format — Valgbart IrDA 1.4 return-to-zero-inverted (RZI)-format med programmerbare pulsbredder — 13-bit valg af baudhastighed — Programmerbar tegnlængde — Programmerbar polaritet for sender og modtager — Modtag vækning på aktiv kant — Break-detektering og transmissionskollisionsdetektering, der understøtter LIN • On-Chip Voltage Regulator — To parallelle, lineære spændingsregulatorer med båndgap-reference — Lavspændingsdetektering (LVD) med lavspændingsafbrydelse (LVI) — Power-on reset (POR) kredsløb — Lavspændingsnulstilling (LVR) • Lavstrøms vækningstimer (API) — Intern oscillator, der driver en nedadgående tæller — Kan trimmes til +/- 5 % nøjagtighed — Timeout-perioder spænder fra 0,2 ms til ~13 sek. med en opløsning på 0,2 ms • Input/Output — Op til 91 generelle input/output (I/O) ben afhængigt af pakkemuligheden og kun 2 indgange ben — Hysterese og konfigurerbar pull up/pull down-enhed på alle indgangsben — Konfigurerbar drevstyrke på alle udgangsben • Pakkemuligheder — 112-benet lavprofil quad flat-pack (LQFP) — 80-benet quad flat-pack (QFP)
— 64-bens lavprofil quad flat-pack (LQFP) • Driftsbetingelser — Bredt enkelt forsyningsspændingsområde 3,135 V til 5,5 V ved fuld ydeevne – Separat forsyning til intern spændingsregulator og I/O muliggør optimeret EMC-filtrering — 40 MHz maksimal CPU-busfrekvens — Omgivelsestemperaturområde –40 °C til 125 °C — Temperaturindstillinger: – –40 °C til 85 °C – –40 °C til 105 °C – –40 °C til 125 °C
Sørg for, at dine kontaktoplysninger er korrekte. Din meddelelsen vil sendes direkte til modtageren/modtagerne og vil ikke vises offentligt. Vi vil aldrig distribuere eller sælge din personlig oplysninger til tredjeparter uden din udtrykkelige tilladelse.
